LVDS₪◕₪：Low-Voltage Differential Signaling 低電壓差分訊號年由美國國家半導體公司提出的一種訊號傳輸模式☁↟·••，是一種電平標準☁↟·••，LVDS介面又稱RS-644匯流排介面☁↟·••，是20世紀90年代才出現的一種資料傳輸和介面技術✘◕│。LVDS即低電壓差分訊號☁↟·••，這種技術的核心是採用極低的電壓擺幅高速差動傳輸資料☁↟·••，可以實現點對點或一點對多點的連線☁↟·••，具有低功耗₪•◕│✘、低誤位元速率₪•◕│✘、低串擾和低輻射等特點☁↟·••，其傳輸介質可以是銅質的PCB連線☁↟·••，也可 以是平衡電纜✘◕│。LVDS在對訊號完整性₪•◕│✘、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用✘◕│。
技術用於簡單的線路驅動器和接收器物理層器件以及比較複雜的介面通訊晶片組✘◕│。通道鏈路晶片組多路複用和解多路複用慢速TTL訊號線路以提供窄式高速低功耗LVDS介面✘◕│。這些晶片組可以大幅節省系統的電纜和聯結器成本☁↟·••，並且可以減少聯結器所佔面積所需的物理空間✘◕│。LVDS解決方案為設計人員解決高速I/O介面問題提供了新選擇✘◕│。LVDS為當今和未來的高頻寬資料傳輸應用提供毫瓦每千兆位的方案✘◕│。
更先進的匯流排LVDS(BLVDS)是在LVDS基礎上面發展起來的☁↟·••，匯流排LVDS(BLVDS)是基於LVDS技術的匯流排介面電路的一個新系列☁↟·••，專門用於實現多點電纜或背板應用✘◕│。它不同於標準的LVDS☁↟·••，提供增強的驅動電流☁↟·••，以處理多點應用中所需的雙重傳輸✘◕│。BLVDS具備大約250mV的低壓差分訊號以及快速的過渡時間✘◕│。這可以讓產品達到自100Mbps至超過1Gbps的高資料傳輸速率✘◕│。此外☁↟·••，低電壓擺幅可以降低功耗和噪聲至最小化✘◕│。差分資料傳輸配置提供有源匯流排的+/-1V共模範圍和熱插拔器件✘◕│。
產品有兩種型別☁↟·••，可以為所有匯流排配置提供最最佳化的介面器件✘◕│。兩個系列分別是₪◕₪：線路驅動器和接收器和序列器/解串器晶片組✘◕│。 匯流排LVDS可以解決高速匯流排設計中面臨的許多挑戰✘◕│。BLVDS無需特殊的終端上拉軌✘◕│。它無需有源終端器件☁↟·••，利用常見的供電軌（3.3V或5V）☁↟·••，採用簡單的終端配置☁↟·••，使介面器件的功耗最小化☁↟·••，產生很少的噪聲☁↟·••，支援業務卡熱插拔和以100Mbps的速率驅動過載多點匯流排✘◕│。匯流排LVDS產品為設計人員解決高速多點匯流排介面問題提供了一個新選擇✘◕│。
一般在工業領域或行業內部使用✘◕│。廣泛應用於主機板顯示和液晶屏介面✘◕│。
標籤₪◕₪：LVDS屏線
關注官方微信
